Electrospinning/Electrospray
저비용 초고속 나노선 프린팅 개발(electrospinning기술활용)
Large-scale organic nanowire lithography and electronics
Journal name: Nature Communications
Volume: 4,
Abstract
Controlled alignment and patterning of individual semiconducting nanowires at a desired position in a large area is a key requirement for electronic device applications. High-speed, large-area printing of highly aligned individual nanowires that allows control of the exact numbers of wires, and their orientations and dimensions is a significant challenge for practical electronics applications. Here we use a high-speed electrohydrodynamic organic nanowire printer to print large-area organic semiconducting nanowire arrays directly on device substrates in a precisely, individually controlled manner; this method also enables sophisticated large-area nanowire lithography for nano-electronics. We achieve a maximum field-effect mobility up to 9.7 cm2 V−1 s−1 with extremely low contact resistance (<5.53 Ω cm), even in nano-channel transistors based on single-stranded semiconducting nanowires. We also demonstrate complementary inverter circuit arrays comprising well-aligned p-type and n-type organic semiconducting nanowires. Extremely fast nanolithography using printed semiconducting nanowire arrays provide a simple, reliable method of fabricating large-area and flexible nano-electronics.
left
Figure 1: Organic nanowire printing.
(a) Schematic diagram of ONW printer and NW printing process. (b) Optical micrograph of well-aligned PVK NWs. The diameter of PVK NW is 290 nm (inset, scale bar, 200 nm). (c) Field emission scanning electron microscope image showing cross section of well-aligned PVK NW, which forms a perfect circle.
Figure 2: Highly aligned NW FETs.
(a) Transfer characteristics (ID–VG) (inset: device appearance and channel region) and (b) output (ID−VD) characteristics of P3HT blend NW FET with 20% PEO (inset: device structure). (c) Transfer characteristics and (d) output characteristics of poly{[N,N′-bis(2-octyldodecyl)-naphthalene-1,4,5,8-bis(dicarboximide)-2,6-diyl]-alt-5,5′-(2,2′-bithiophene)} (N2200) blend NW FET with 20% PEO. (e) Transfer characteristics of P3HT blend NW FET with 30% PEO at different numbers of wires. (f) Maximum on-current versus the number of wires.
Figure 3: ONWL to fabricate the nano-gap metal pattern.
(a) Schematic illustration of the process for ONWL. (b) Schematic illustration (left) and scanning electron microscope image (right) showing the cross section of an ONW after metal deposition process in ONWL. There is no contact between NW and deposited metal film. (c) Parallel array of nano-sized gold gap with 50-μm spacing. (d) Size of gold gap can be controlled by diameter of NWs. Scale bar, 100 nm (white), 500 nm (black). (e) Perpendicular pattern of PVK NWs with 50-μm spacing and (f) corresponding grid-structured pattern of gold nano-gap (inset: region of intersection, scale bar, 200 nm). (g) Device appearance and nano-sized electrode gap of pentacene thin-film FET with nano-channel. (h) Transfer characteristic (ID−VG) of pentacene thin-film FET (inset: device structure).
Figure 4: Organic FET with nano-channel length and width.
(a) Schematic illustration of the process to fabricate organic FET with nanoscale channel length and channel width. (b) Scanning electron microscope images of P3HT:PEO-blend (70:30, w/w) NW and nano-sized electrode gap. (c) Output characteristics (ID−VD) of P3HT blend NW FET with nano-channel length. (d) Output characteristics (inset: device structure) and (e) transfer characteristic (ID−VG) (solid line) and gate current versus gate voltage (IG−VG) characteristics (dot line) of P3HT:PEO-blend (70:30, w/w) NW and nano-channel FET based on the polyelectrolyte gate dielectric.
Figure 5: Large-area single P3HT:PEO-blend NW FET and complementary inverter circuit arrays.
(a) Large-area single P3HT:PEO-blend (70:30, w/w) NW FET array (7 cm × 7 cm) with ~300-nm channel length (144 bottom-contact devices). (b) Histogram of the mobility for large-area P3HT:PEO-blend NW FET array with an average of 3.8±1.6 cm2 V−1 s−1. (c) Large-area single P3HT:PEO-blend NW FET array on polyarylate (PAR) substrate. (d) Input–output voltage characteristic for complementary inverter circuit based on P3HT:PEO-blend NWs and N2200:PEO-blend NWs (inset: gain characteristics). (e) Optical image of inverter array (left, scale bar, 2 mm) and schematic illustration of an inverter (right).
++++++++++++++++++++++++++++++++++++++++++++
저비용 초고속 나노선 프린팅 개발…유연소자 응용
기사입력 2013-05-07 11:30 (서울=연합뉴스) 임화섭 기자 = 포항공과대학교(포스텍) 연구진이 유연전자소자 제작을 위한 초고속 나노선 프린팅 기술을 개발했다. 이 기술은 기존 공법에 비해 시간과 비용이 적게 드는 장점이 있으며, 미래 기술로 주목되는 '입는 컴퓨터'(wearable computer), 섬유 전자소자, 접히는 디스플레이 등에 활용될 잠재력을 지녔다.
7일 미래창조과학부에 따르면 포스텍 신소재공학부 이태우 교수와 박사과정 학생 민성용 씨 등은 이런 내용을 담은 논문을 과학 학술지 '네이처 커뮤니케이션즈'에 지난달 30일자로 게재했다.
연구진은 나노선의 재료로 유기 고분자 반도체를 사용해서 세계 최초로 유기 반도체 나노선을 대면적으로 인쇄·정렬하고 이를 이용해 고이동도의 유기 반도체 나노선 트랜지스터와 인버터 전자 회로 소자를 대면적으로 구현하는 데 성공했다.
연구진은 전기장을 이용해 고분자 용액을 가늘고 길게 떨어뜨리고 순간적으로 용매를 증발시켜 기판 위에 나노선을 형성하는 원스톱 공정을 개발했다. 나노선을 개별적으로 제어해 인쇄, 제작, 정렬, 패터닝까지 가능한 원스톱 공정.
이 공정은 점도가 높은 고분자 용액을 제조한 후 주사기에 주입해 노즐 끝에 맺히도록 한다. 이후 노즐에 1킬로볼트(kV) 이상의 고전압을 걸어 주고 노즐 아래에 놓인 기판을 접지시키면, 노즐 끝에 맺힌 고분자 용액과 기판 사이의 정전기적 인력에 의해 고분자 용액이 마치 고무줄처럼 늘어지면서 지름이 가늘어지게 된다.
이 과정에서 고분자 용액의 용매가 증발하면서 고체 상태의 나노선이 기판에 인쇄되며, 이 위에 금속층을 증착한 후 유기 나노선을 제거하면 nm 단위의 간격을 지니는 금속선이 남게 된다.
이 공정은 잉크젯 프린팅 등 기존의 방법과는 크게 다른 것으로, 초당 1m의 고속 인쇄가 가능하다고 연구진은 설명했다.
또 나노선을 이용한 대면적 패터닝에 성공함으로써 고가의 전자빔 리소그래피(electron-beam lithography) 공정을 저비용의 유기 나노 리소그래피(organic nanowire lithography) 공정으로 대체할 수 있는 가능성을 열었다.
연구책임자인 이태우 교수는 "초고속 나노선 프린팅 원천기술을 확보함으로써 인쇄 전자소자뿐만 아니라 2020년 50조원 규모로 성장할 것으로 예측되는 유연 전자소자 응용 분야에서 우리나라가 선도적 지위를 확보할 수 있을 것"이라고 말했다.
solatido@yna.co.kr